在2026年GTC大會(huì)加州圣何塞現(xiàn)場(chǎng)，英偉達(dá)正式推出專為智能體AI與強(qiáng)化學(xué)習(xí)設(shè)計(jì)的Vera數(shù)據(jù)中心CPU。這款搭載88個(gè)定制Olympus核心的處理器，通過(guò)多線程技術(shù)與低功耗內(nèi)存架構(gòu)的雙重創(chuàng)新，在AI計(jì)算領(lǐng)域?qū)崿F(xiàn)效率突破。NVIDIA創(chuàng)始人黃仁勛特別強(qiáng)調(diào)，Vera標(biāo)志著CPU從AI輔助角色向核心驅(qū)動(dòng)力的戰(zhàn)略轉(zhuǎn)型。

核心架構(gòu)方面，每個(gè)Olympus核心均支持空間多線程技術(shù)，可同時(shí)穩(wěn)定執(zhí)行兩個(gè)計(jì)算任務(wù)。這種設(shè)計(jì)使Vera在處理多租戶AI工廠的并發(fā)需求時(shí)，能維持超過(guò)22500個(gè)獨(dú)立全速運(yùn)行的計(jì)算環(huán)境。配合第二代低功耗內(nèi)存子系統(tǒng)，基于LPDDR5X內(nèi)存打造的1.2TB/s帶寬，在功耗降低50%的同時(shí)實(shí)現(xiàn)帶寬翻倍，有效解決了數(shù)據(jù)中心能效比的核心痛點(diǎn)。

針對(duì)大規(guī)模擴(kuò)展需求，英偉達(dá)同步推出MGX模塊化架構(gòu)的Vera CPU機(jī)架。該系統(tǒng)集成256個(gè)液冷處理器，可支持超過(guò)4.5萬(wàn)個(gè)獨(dú)立線程與400TB內(nèi)存容量。實(shí)測(cè)數(shù)據(jù)顯示，這種架構(gòu)使CPU吞吐量提升6倍，智能體AI工作負(fù)載性能直接翻倍。在數(shù)據(jù)傳輸環(huán)節(jié)，通過(guò)NVLink-C2C互連技術(shù)實(shí)現(xiàn)的1.8TB/s一致性帶寬，較PCIe 6.0標(biāo)準(zhǔn)提升7倍，為AI訓(xùn)練與推理提供高速數(shù)據(jù)通道。

量產(chǎn)計(jì)劃顯示，Vera CPU已進(jìn)入全面生產(chǎn)階段，首批客戶包括meta、甲骨文等科技巨頭。這款處理器的推出，不僅重新定義了數(shù)據(jù)中心CPU的性能標(biāo)準(zhǔn)，更通過(guò)軟硬件協(xié)同優(yōu)化，為生成式AI、強(qiáng)化學(xué)習(xí)等前沿領(lǐng)域提供了新的計(jì)算范式。據(jù)技術(shù)白皮書(shū)披露，在特定AI工作負(fù)載中，Vera的推理速度較傳統(tǒng)機(jī)架級(jí)CPU提升50%，訓(xùn)練效率實(shí)現(xiàn)翻倍增長(zhǎng)。